Question

瑞瑞同學(xué)對串聯(lián)電路電壓規(guī)律進(jìn)行了探究．

猜想與假設(shè)：串聯(lián)電路總電壓等于各部分電路兩端的電壓之和．

設(shè)計(jì)與進(jìn)行實(shí)驗(yàn)：

（1）按圖所示的電路圖連接電路；

（2）閉合開關(guān)，用電壓表測出L1兩端的電壓；

（3）在測L2兩端的電壓時(shí)，瑞瑞同學(xué)為了節(jié)省實(shí)驗(yàn)時(shí)間，采用以下方法：電壓表所接的B接點(diǎn)不動(dòng)，只斷開A接點(diǎn)，并改接到C接點(diǎn)上；

（4）測出AC間的電壓．

交流與評估：

（1）瑞瑞同學(xué)用上面的方法能否測出L2兩端的電壓？為什么？ ．

UAB/V	UBC/V	UAC/V
2.4	1.4	3.8

（2）方法改進(jìn)后，所測出AB、BC、AC間的電壓記錄在右面表格中．分析瑞瑞同學(xué)的實(shí)驗(yàn)數(shù)據(jù)可以得出的結(jié)論是：串聯(lián)電路總電壓 各部分電路兩端的電壓之和（填“等于”或“不等于”）．

（3）這個(gè)實(shí)驗(yàn)在設(shè)計(jì)方案上還存在的不足之處是： ．

Answer 1